



集成电路设计工程 2025秋

Lecture 6 芯片课程电路设计

张奥扬
清华大学
2025年10月28日

课程设计要求

- 2位同学为一组自由组队，并于周五前报给两位助教。
- 电路设计
- 电路功能验证
- 电路设计报告（提交内容）
- 版图设计
- 电路后仿验证
- 项目整体报告（提交内容）



Lecture 6 射频功率放大器芯片设计


大纲

- **功率放大器 (PA) 简介**
- **PA的关键指标**
- **PA的分类**
- **经典 Class AB PA 设计方法**

大纲

- **功率放大器 (PA) 简介**
- PA的关键指标
- PA的分类
- 经典 Class AB PA 设计方法

功率放大器 (PA) 简介



■ PA 在通信系统中的位置

PA位于发射链路的最后一级，负责放大低功率的射频信号，以通过天线有效发射出去。


■ PA 的核心目标

- **功率：** 提供足够高的输出功率 (P_{out})。
- **效率：** 以尽可能高的效率将直流电源 (P_{DC}) 转换为射频输出功率 (P_{out})。
- **线性度：** 在放大过程中保持信号的保真度，避免产生过多失真。

大纲

- 功率放大器 (PA) 简介
- **PA的关键指标**
- PA的分类
- 经典 Class AB PA 设计方法

PA的关键指标 (1)





■ 效率

- **功率附加效率 (PAE)**：用于衡量信号所增加功率与直流功耗之比。

$$PAE = \frac{P_{out} - P_{in}}{P_{dc}} \times 100\%$$

- **漏极效率 (η)**： $\eta = \frac{P_{out}}{P_{dc}} \times 100\%$



PA的关键指标 (2)



■ 增益

- **功率增益 (Power Gain)** : $G = \frac{P_{out}}{P_{in}}$ (通常用dB表示)
- **增益压缩 (Gain Compression)** : 当输入功率增大时, PA进入非线性区, 增益开始下降。 P_{1dB} (1dB压缩点) 是衡量PA线性范围的重要指标。

PA的关键指标 (3)



线性度


- **邻道功率比 (ACPR)**：衡量信号放大后，功率泄露到邻近信道的程度。
- **三阶交调点 (IP3)**：衡量PA对两个或多个信号同时放大时产生互调失真的能力。
- **误差矢量幅度 (EVM)**：衡量放大后的信号与理想信号的偏差，对数字调制重要。

大纲

- 功率放大器 (PA) 简介
- PA的关键指标
- **PA的分类**
- 经典 Class AB PA 设计方法

PA的分类 (1)


Mode	Bias Point (V_q)	Quiescent Current	Conduction Angle
A	0.5	0.5	2π
AB	0~0.5	0~0.5	$\pi \sim 2\pi$
B	0	0	π
C	< 0	0	$0 \sim \pi$



■ 导通角

- 放大器通常以其导通角为特征，即在一个周期内，晶体管导通部分所占的比重。
- Class A具有 360° 导通角，晶体管全周期导通；Class B具有 180° 导通角，仅导通半周正弦脉冲；Class C导通角小于 180° 。
- 实际应用中，多数B类放大器采用AB类放大器方案实现——允许微弱电流流经主器件，以避免放大器工作期间器件被切断。


PA的分类 (2)



■ Class B PA

- 如图所示的Class B PA中，两个晶体管分别只导通半个周期，交替导通工作。
- 栅极的偏置电压、漏极的电源电压，均来源于变压器中心抽头。
- 栅极偏置电压约等于阈值电压。

PA的分类 (3)




■ Class B PA 波形

➤ 每个晶体管的平均电流: $I_Q = \frac{1}{T} \int_0^T i_c(t) dt = \frac{I_p}{T} \int_0^{T/2} \sin \omega t dt = \frac{I_p}{2\pi} \int_0^\pi \sin \theta d\theta = \frac{I_p}{\pi}$

➤ 其中, I_p 为从电源获取的峰值电流。

➤ 漏极效率公式: $\eta = \frac{1}{2} \left(\frac{I_p}{2I_Q} \right) \left(\frac{V_o}{V_{CC}} \right) \quad \eta \leq \frac{\pi}{4} \approx 78\%$

PA的分类 (4)




■ 调谐Class B PA

- 通过向负载发送半正弦电流脉冲来驱动单个晶体管，晶体管偏置在阈值电压附近。
- 输出端高Q值的RLC谐振电路将谐波分量旁路到地；负载电压呈正弦波形。
- 负载接收的谐波电流可由傅里叶分析得到：

$$I_{\omega_1} = \frac{2}{2\pi} I_p \int_0^\pi \sin \theta \sin \theta d\theta = \frac{1}{\pi} I_p \int_0^\pi \frac{1 - \cos 2\theta}{2} d\theta$$
$$= \frac{1}{\pi} \frac{\pi}{2} I_p = \frac{I_p}{2}$$

PA的分类 (5)




■ 调谐Class B PA 波形

- 漏极电压摆幅超过VDD时，晶体管截止；因此，在第一个半周期内消耗的功率为零。
- 在第二个半周期内，当漏极电压降至零时，电流达到峰值。

➤ 漏极效率公式：

$$\eta = \frac{1}{2} \frac{I_{\omega_1}}{I_Q} \frac{V_c}{V_{CC}} \leq \frac{1}{2} \frac{\pi}{2} = \frac{\pi}{4}$$

PA的分类 (6)




■ Class C PA

- Class C PA 导通角小于 180° 。
- 实现方法是将晶体管偏置在阈值电压以下，允许输入电压在周期内的一小段时间内导通。

- 漏极效率公式：
$$\eta = \frac{P_L}{P_{DC}} = \frac{1}{4} \frac{2y - \sin 2y}{\sin y - y \cos y} \quad \text{【理想理论效率100%】}$$

PA的分类 (7)


- **开关功率放大器**：晶体管只工作在截止与完全导通（线性区）两种状态，电流与电压波形没有重叠，所以晶体管理论上不消耗功耗
- 设计复杂，对开关速度和寄生参数非常敏感，通常用于特定频段和应用



■ Class D PA

- 变压器 T_1 ：将输入信号 V_{in} 变为差分输入信号，使两个晶体管各只导通半个周期。
- 变压器 T_2 ：当一个晶体管漏极电压为0时，另一个晶体管漏极有幅值为 $2V_{dc}$ 的方波信号，次级线圈产生幅值为 V_{dc} 的方波信号。
- RLC串联电路：由方波电压信号产生正弦波形电流信号。谐振于PA的工作频率。


PA的分类 (8)



■ Class E PA

- 在开关导通瞬间，开关上电压和电压的斜率均为0，减少开关在不完全导通过程中的功率损耗。
- 当 M_1 的漏源电压很大时， M_1 的漏极电流很小；
- 有电流流过 M_1 时， M_1 的漏源电压很小；
- 导通和关断状态切换时间最小化。

PA的分类 (9)



■ Class F PA


- 电压：基波 + 高阶奇次谐波 → 方波； 电流：基波 + 高阶偶次谐波 → 半个周期的正弦波
- 若驱动信号是一个占空比为50%的方波，则漏极电压信号在载波的所有偶次谐波处短路，奇次谐波处开路，是一个包含各奇次谐波的理想方波；
- 而流过开关的电流中仅包含有基频频率成分和各高阶偶次谐波成分。

大纲

- 功率放大器 (PA) 简介
- PA的关键指标
- PA的分类
- 经典 Class AB PA 设计方法

经典 Class-AB PA 设计方法 (1)



■ 两级PA架构概览



■ 设计流程概述 - “自后向前”

- **确定输出级：** 根据输出功率、效率等最终指标，设计输出级。
- **设计输出匹配网络：** 将负载 (50Ω) 阻抗变换为输出级所需的最优负载阻抗。
- **确定驱动级：** 设计驱动级，确保其能为输出级提供足够的驱动功率。
- **设计级间匹配网络：** 在驱动级和输出级之间实现最大功率传输。
- **设计输入匹配网络：** 将驱动级的输入阻抗匹配到源阻抗 (如 50Ω) 。

经典 Class-AB PA 设计方法 (2)



■ 经典有源部分结构 - 伪差分中和晶体管对

- 为了获得更大的功率增益和更好的稳定性，交叉耦合中和电容技术在PA中被广泛使用。交叉耦合中和电容用以抵消 C_{gs} 带来的负反馈，因此可以提升晶体管的最大可用增益 (G_{max})。
- 在选取中和电容时，应满足 $k_f > 1$ ，设计中一般选取 $k_{f,max}$ 处的中和电容值，从而获得更好的差模稳定性。

经典 Class-AB PA 设计方法 (3)

■ Step 1: 输出级晶体管尺寸选择

- **击穿电压:** 必须能够承受至少 $2 \cdot V_{DD}$ 的电压摆幅;
- **最大电流:** 晶体管需要提供足够的峰值电流来支持输出功率。对于Class AB, 峰值电流约 $2 \cdot P_{out} / (V_{DD} - V_{sat})$ 。根据此要求选择合适的晶体管尺寸 (宽度 W) 。

■ 仿真验证:

- **I-V 曲线扫描:** 在 Cadence 中, 对选定的晶体管进行 DC Sweep 仿真, 扫描 V_{ds} 和 V_{gs} , 绘制其 I-V 特性曲线。
- **目的:** 验证其最大电流能力和击穿电压是否满足设计裕量。

经典 Class-AB PA 设计方法 (4)

■ Step 2: 最优负载分析 (Load-Pull)

- **目的:** 找到一个最优负载阻抗 (Z_{opt}), 以最大化功率和效率。
- **理论估算:** 理论估算为最优负载分析提供起点; $R_{opt} \approx (V_{DD} - V_{sat})^2 / (2 * P_{out})$ 。
- **负载牵引:** 在晶体管输出端连接一个可变的负载, 找到能够实现最高输出功率/最高效率的阻抗点。

■ 仿真验证:

- **Load-Pull 仿真:** 在 Cadence 中, 选择 hb 分析。进行双重扫描: 首先扫描输入功率 P_{in} 以找到器件饱和的区域, 然后在此功率水平下, 扫描输出 PORT 的阻抗。
- 在 Smith 圆图上绘制出等输出功率和等PAE的等高线。
- 在图中找到一个能同时满足 P_{out} 和 PAE 指标的最佳平衡点, 作为输出匹配的目标。

经典 Class-AB PA 设计方法 (5)

■ Step 3: 输出匹配网络设计

- **目的：** 设计一个无源网络，将标准的 50Ω 负载阻抗变换为上一步仿真得到的 Z_{opt} 。
- **常用结构：** Balun(基于变压器结构/LC集总元件)。
- **负载牵引：** 在晶体管输出端连接一个可变的负载，找到能够实现最高输出功率/最高效率的阻抗点。

■ 仿真验证：

- **SP仿真：** 搭建仅包含输出匹配网络的testbench，一端接 50Ω PORT，另一端接一个阻抗为 $\text{conj}(Z_{opt})$ 的 PORT。
- 运行 sp 仿真。
- 检查 S_{11} 和 S_{22} 在中心频率是否足够低 ($< -10\text{dB}$)，并检查匹配损耗 S_{21} 。

经典 Class-AB PA 设计方法 (6)

■ Step 4: 驱动级设计

- **设计要求：** 其输出功率需足以驱动输出级达到饱和。
- **参考结构：** 驱动级通常也设计为 Class AB，以平衡增益和线性度。其设计过程可重复步骤1-3，但晶体管尺寸需根据输出功率要求重新确定。

■ 仿真验证：

- **SP仿真：** 搭建仅包含输出驱动级有源部分的testbench，两端接PORT，得到其输入/输出阻抗 $Z_{in}(\text{Driver})$, $Z_{out}(\text{Driver})$ 。
- **HB仿真：** 搭建仅包含输出驱动级有源部分的testbench，两端接阻抗为 $\text{conj}(Z_{in}(\text{Driver}))$ 、 $\text{conj}(Z_{out}(\text{Driver}))$ 的PORT；运行HB仿真，观察输出功率。

经典 Class-AB PA 设计方法 (7)

■ Step 5: 级间匹配网络设计

- **设计要求:** 实现最大功率传输。这里使用**共轭匹配**。
- **参考结构:** 变压器结构。

■ 仿真验证:

- **SP仿真1:** 搭建仅包含级间匹配网络的testbench, 两端接阻抗为 $\text{conj}(Z_{\text{out}}(\text{Driver}))$ 、 $\text{conj}(Z_{\text{in}}(\text{PowerStage}))$ 的PORT。检查 S_{11} S_{22} S_{21} 。
- **SP仿真2:** 将驱动级有源部分、级间匹配网络、输出级有源部分、输出匹配网络串联起来, 进行整体的 **SP 仿真**。检查整体的增益 (S_{21}) 是否足够高, 输入反射 (S_{11}) 是否足够低。(此时, 输入PORT阻抗为 $\text{conj}(Z_{\text{in}}(\text{Driver}))$) 。

经典 Class-AB PA 设计方法 (8)

■ Step 6: 输入匹配网络设计

- **设计要求:** 最小化输入反射; 将驱动级输入阻抗与信号源的 50Ω 阻抗进行共轭匹配。
- **参考结构:** Balun(基于变压器结构/LC集总元件)。

■ 仿真验证:

- **SP仿真1:** 搭建仅包含输入匹配网络的testbench, 两端接阻抗为 50Ω 、 $\text{conj}(Z_{\text{in}}(\text{Driver}))$ 的PORT。检查 S_{11} S_{22} S_{21} 。
- **SP仿真2:** 将完整的两级电路串联起来, 进行整体的 **SP 仿真**。检查整体的增益 (S_{21}) 是否足够高, 输入反射 (S_{11}) 是否足够低。(此时, 输入PORT阻抗为 50Ω)

经典 Class-AB PA 设计方法 (9)

■ Step 7: 整体性能仿真与稳定性检查

- **要求：**将所有模块（输入匹配、驱动级、级间匹配、输出级、输出匹配）连接起来，形成完整的 PA 电路。

■ 仿真验证：

- **SP仿真1：稳定性检查。**对完整 PA 电路进行SP仿真，扫描一个非常宽的频率范围，观察稳定因子 K_f 和 M_u ；**必须确保在所有频率下 $K_f > 1$ 且 $M_u > 1$ 。**
- **SP仿真2：小信号性能。**进行整体的SP仿真。检查整体的增益 (S_{21})、输入反射 (S_{11})、输出反射 (S_{22})。
- **HB仿真：大信号性能。**对完整PA电路进行hb功率扫描，绘制 P_{out} , Gain, PAE vs P_{out} 的曲线。检查最大输出功率、峰值效率、增益和 P_{1dB} 等是否全部满足设计指标。

经典 Class-AB PA 设计方法 (10)

■ 设计过程 — 迭代与优化

- 以上设计流程为我们提供了清晰的路线图。
- 现实中的RF PA设计**极少**是一次性完成的。它是一个不断**迭代、权衡和优化**的循环过程。

课程大作业——PA芯片设计


1. PA电路设计，**解释说明设计思路，并**

设计相应的仿真。（提示：相应的仿真结果与电路结构需要截图展示）

2. **搭建出该PA的电路并绘制版图，进**

行前后仿真的功能与性能验证，最终我们会根据**后仿真结果进行排名打分，**每项指标的排名会有一定的占比，排名越靠前分数越高。（功能验证就是完成基本的放大功能即可）

注：最后请提交你所有的大作业文件和一份设计仿真报告。



Spec	Value	Score Weighting
Technology	65-nm CMOS	
Supply (V)	1.0	
f ₀ (GHz)	2.4	
Gain (dB)		
P _{sat} @2.4GHz (dBm)		
PAE _{max} (%)		
FoM		40%
S ₂₁ BW _{-3dB} (GHz)		20%
P _{1dB} (dBm)		15%
PAE _{P1dB} (%)		10%
AM-PM _{P1dB} (°)		5%
Core Area (mm ²)		10%

$$FoM = P_{sat}(dBm) + Gain(dB) + 20\log f_0(GHz) + 10\log PAE_{max}(\%)$$

Appendix

■ 参考资料

- [1] P. Haldi, "A 5.8 GHz 1 V linearpower amplifier using a novel on-chip transformer power combiner in standard90 nm CMOS", IEEE J. Solid-State Circuits, vol. 43, no. 5, pp. 1054-1063, May 2008.
- [2] D. Chowdhury, "A fully integrated dual-modehighly linear 2.4 GHz CMOS power amplifier for 4G WiMAX applications", IEEE J. Solid-State Circuits, vol. 44, no. 12, pp. 3393-3402, Dec. 2009.
- [3] S.-M. Yoo, J. S. Walling, E. C. Woo, B. Jann, and D. J. Allstot, "A switched-capacitor RF power amplifier," IEEE J. Solid-State Circuits, vol. 46, no. 12, pp. 2977–2987, Dec. 2011.
- [4] J. S. Walling, "A class-E PA with pulse-width and pulse-position modulation in 65 nm CMOS," IEEE J. Solid-State Circuits, vol. 44, no. 6, pp. 1668–1678, Jun. 2009.
- [5] A. Zhang and M. S. -W. Chen, "A Subharmonic Switching Digital Power Amplifier for Power Back-Off Efficiency Enhancement," in IEEE Journal of Solid-State Circuits, vol. 54, no. 4, pp. 1017-1028, April 2019.

Appendix

■ 参考资料 (Cont.)

- [6] L. Ye, J. Chen, L. Kong, E. Alon, and A. M. Niknejad, “Design considerations for a direct digitally modulated WLAN transmitter with integrated phase path and dynamic impedance modulation,” IEEE J. Solid-State Circuits, vol. 48, no. 12, pp. 3160–3177, Dec. 2013.
- [7] D. Cousinard, “A 0.23 mm² digital power amplifier with hybrid time/amplitude control achieving 22.5 dBm at 28% PAE for 802.11g,” in IEEE ISSCC Dig. Tech. Papers, Feb. 2017, pp. 228–229.
- “Basics of Analog Flow A Design-Oriented Approach” (网络学堂)
- “PA-workshop-instruction” (网络学堂)

大纲

- 什么是SRAM?
- SRAM与DRAM
- SRAM的核心——6T存储单元
- SRAM工作原理
- SA-灵敏放大器
- SRAM阵列
- Decoder-编码器
- 大作业



Lecture 6 高能效SRAM芯片设计

什么是SRAM?

SRAM (Static Random Access Memory)
静态随机存取存储器

**Q1: 为什么叫“静态”? 是否还有“动态”? 如果有, 那动态存储器的名称?
你是否也能像这样来解释其名称?**

SRAM与DRAM

SRAM：只要供电，数据就一直保持（"latch" 锁存器）

DRAM：需要不断 “刷新” （"capacitor" 电容）


锁存器和电容都是他们的核心存储部件

SRAM与DRAM的对比

特点	SRAM (静态RAM)	DRAM (动态RAM)
存储单元（经典结构）	6T 锁存器	1T1C
数据保持	只要供电，数据就保持 (静态)	需要周期性刷新 (动态)
存储密度	低	非常高
每比特成本	高	非常低
访问速度	非常快	相对较慢
读取方式	非破坏性	破坏性 (读后需写回)
主要用途	CPU 高速缓存 (Cache)	主内存 (内存条)

SRAM的核心—6T存储单元

6T SRAM电路图




为什么叫6T SRAM?

数一下图中有几个晶体管，所以明白T的含义是什么了

那BL,WL又是什么含义呢?

SRAM的核心—6T存储单元

6T SRAM电路图



右边的图更方便分析功能，分析功能的时候将使用右边的图
请对照着说出 $INV0$ 和 $INV1$ 分别对应左图是哪几个管子组成的反相器



SRAM工作原理

SRAM电路工作有三种状态：

- 1.保持 (Hold)
- 2.写入 (Write)
- 3.读取 (Read)

1.保持 (Hold) :

保持顾名思义就是让数据被“锁存”，所以锁存器不能被外部所打扰，也就是需要**切断**和外部的连接，那么显而易见当 **$WL=0$** 时， **$M5$ 和 $M6$ 管子关断**，这样数据就可以锁存在锁存器中了。




"latch" 锁存器

SRAM工作原理

2.写入 (Write) :

写入数据，就需要改变“锁存器”的状态。所以，我们需要将锁存器与外面**连接**起来这时，**WL=1, M5和M6管子导通**，锁存器中的A、B两点就与 $\overline{BL}$ 和BL相连接，这样就可以通过给定 $\overline{BL}$ 和BL的值，对锁存器的A、B两点写入0或者1。在写入完成后，将WL=0，将写入的数据保存起来。

注意：在写入时， $\overline{BL}$ 和BL是一对相反的值，所以在这里其实就隐藏着设计SRAM的一个规则：M5和M6这两个管子要有能力打破锁存器的状态




"latch" 锁存器

SRAM工作原理

2.读取 (Write) :


假设现在A节点存储0，B节点存储1，那么这个时候“锁存器”中是哪几个管子导通呢？应该如何把这个数据取出来呢？同样，我们首先需要把“锁存器”与外部进行连接，也就是 $WL=1$ ，这时候M5和M6导通，但是在这之前我们要做一件事情，叫预充电（Precharge），也就是先把 $\overline{BL}$ 和BL都充电到VDD（注意这步操作和写入的区别），在预充电完成之后，再让 $WL=1$ 进行连接。所以，此时就有M2和M3导通，所以 $\overline{BL}$ 就有从M5到M3到GND的放电路径， $\overline{BL}$ 最终变到0，而BL由于有VDD到M2到M6的充电路径，会一直维持在VDD，这时候 $\overline{BL}$ 和BL就有了压差，这样我们就可以得到存储的数据了。试着自己尝试读取A节点是1，B节点是0的情况



那我们是怎么利用这个压差去获得0或者1呢？


SA-灵敏放大器 (Sense Amplifier)

你可能会有这样一个问题，它们之间的压差最大不是VDD么，我直接读其中一个节点的电压不就好了么？没错！但是晶体管的这种充放电对SRAM来说，太慢了！所以我们需要在它们分开一点点的时候我就可以分别它，这样就不需要等到完全分开就可以识别，这样才会不有损于SRAM这个存取非常快的“名声”。右图是一个经典的灵敏放大器的电路图，是不是发现它好像和刚刚的6T SRAM很像，没错，它们的结构非常相似，但是这里SA却是运用的交叉耦合锁存器“正反馈”来加速识别电压差的，所以请你先自己分析一下，看结合之前的学习，是否可以独立的分析出来SA的工作原理。



SRAM阵列



以一个4×4的SRAM为例，：第一个4指的是WL还是BL呢？第二个4指的是WL还是BL呢？



Decoder-编码器

在刚刚的阵列图中我们看到了我们有个模块没有提到，就是Decoder，那么我们为什么要用Decoder呢？

请大家回忆一下数电的知识：例如3-8译码器。没错！因为正是由编码器或者叫译码器的存在，我们才可以用比如说5个信号就可以控制32个地址这种大大节约成本的操作。下图是一个典型的3-8译码器电路，看看你是否能回忆起来当时数电是如何设计出来的。并且附上版图供参考




课程大作业——SRAM芯片设计

1.SRAM中还有一个重要的参数叫SNM，请查阅相关资料，**解释说明什么是SNM，并设计相应的仿真，将你所设计的SRAM的SNM大小得到。**

(提示，读写过程要分别仿真得到)

2.用你设计的SRAM单元组成一个8×8的阵列，如右图所示，**搭建出该阵列的电路并绘制版图进行前后仿真的功能与性能验证，**最终我们会根据你的**后仿真的结果填入下表并进行排名打分，**每项指标的排名会有一定的占比，排名越靠前分数越高。（功能验证就是完成基本的读写功能即可）

注：最后请提交你所有的大作业文件和一份设计仿真报告。



Parameter		Value
Technology		65nm
Supply Voltage(VDD)		1V
Frequency(f)(额外加分占比10%)		100MHz
Power Consumption(P)(40%)		
Static Noise Margin	Read(5%)	
	Write(5%)	
Delay	Read(5%)	
	Write(5%)	
Total Area(40%)		